文章名稱：Development of Self-Aligned Top-Gate Transistor Arrays on Wafer-Scale Two-Dimensional Semiconductor

期刊名稱：Advanced Science IF：16.3

DOI：10.1002/advs.202415250

【引言】

在二維半導(dǎo)體材料（2DSM）的研究與應(yīng)用領(lǐng)域，自對(duì)準(zhǔn)技術(shù)對(duì)于頂柵場(chǎng)效應(yīng)晶體管（TG-FET）的發(fā)展至關(guān)重要。通過(guò)精確同步調(diào)整柵極與溝道尺寸，自對(duì)準(zhǔn)技術(shù)實(shí)現(xiàn)了短溝道集成，從而顯著提升了器件的密度和性能。然而，傳統(tǒng)自對(duì)準(zhǔn)工藝在晶圓級(jí)2DSM TG-FET制備中面臨諸多制約，如制造過(guò)程復(fù)雜、器件均勻性欠佳以及與大規(guī)模集成兼容性不足等問(wèn)題。

為攻克上述難題，復(fù)旦大學(xué)相關(guān)研究團(tuán)隊(duì)提出了一種創(chuàng)新的自對(duì)準(zhǔn)方法。該方法結(jié)合干法刻蝕、濕法選擇性刻蝕及后優(yōu)化工藝，基于CVD生長(zhǎng)的單層MoS?，成功實(shí)現(xiàn)了高性能TG-FET陣列的制備。這一工藝不僅簡(jiǎn)化了制造流程，還確保了器件的高度一致性和優(yōu)異的電學(xué)性能。

通過(guò)該技術(shù)，團(tuán)隊(duì)成功制備出溝道長(zhǎng)度僅為200 nm的晶圓級(jí)自對(duì)準(zhǔn)MoS? TG-FET陣列，其開(kāi)態(tài)電流密度高達(dá)465.5 μA/m，開(kāi)關(guān)比達(dá)到10?，遠(yuǎn)超同類傳統(tǒng)器件?；诖岁嚵?，研究者進(jìn)一步構(gòu)建了反相器以及NAND和NOR邏輯模塊，充分展示了其在邏輯電路中的應(yīng)用潛力。這一策略突破了傳統(tǒng)工藝在小型化和集成方面的瓶頸，為2DSM基短溝道器件的規(guī)?；苽溟_(kāi)辟了新路徑。它不僅顯著提升了二維半導(dǎo)體器件的性能與穩(wěn)定性，還為未來(lái)高密度集成電路及先進(jìn)電子器件的開(kāi)發(fā)奠定了堅(jiān)實(shí)基礎(chǔ)，展現(xiàn)出重要的應(yīng)用前景。

【設(shè)備助力】

在整個(gè)研究過(guò)程中，小型臺(tái)式無(wú)掩膜直寫(xiě)光刻系統(tǒng)- MicroWriter ML3發(fā)揮了至關(guān)重要的作用。其具備的精準(zhǔn)性能夠滿足短溝道器件對(duì)光刻精度的嚴(yán)格要求，確保了器件結(jié)構(gòu)的精確制備，有效降低了因光刻誤差導(dǎo)致的器件性能差異。同時(shí)，該系統(tǒng)的靈活性使得研究人員可以根據(jù)不同的實(shí)驗(yàn)需求，快速調(diào)整光刻圖案和參數(shù)，提高了研究效率。在制備過(guò)程中，研究人員能夠利用其靈活的圖案設(shè)計(jì)功能，針對(duì)不同的器件結(jié)構(gòu)和工藝要求進(jìn)行光刻，加速了對(duì)短溝道器件的制備與優(yōu)化進(jìn)程。

小型臺(tái)式無(wú)掩膜直寫(xiě)光刻系統(tǒng)- MicroWriter ML3

【圖文導(dǎo)讀】

圖1.自對(duì)準(zhǔn)MoS? TG-FET的制備與結(jié)構(gòu)。(a)自對(duì)準(zhǔn)MoS? TG-FET制備過(guò)程的示意圖。（b)自對(duì)準(zhǔn)MoS? TG-FET的結(jié)構(gòu)示意圖。(c)自對(duì)準(zhǔn)MoS? TG-FET陣列的光學(xué)圖像。(d)自對(duì)準(zhǔn)MoS? TG-FET接觸區(qū)和柵極區(qū)的STEM與EDS圖像。

圖2.自對(duì)準(zhǔn)MoS? TG-FET的示意圖及初始制備與優(yōu)化后的電學(xué)性能。(a)自對(duì)準(zhǔn)MoS? TG-FET制備過(guò)程的示意圖。(b)初始制備的MoS? TG-FET、退火后的MoS? TG-FET及封裝后的MoS? TG-FET的轉(zhuǎn)移特性。(c)初始制備、退火后及封裝后的MoS? TG-FET的柵極漏電流。(d)初始制備、退火后及封裝后的MoS? TG-FET的接觸電阻。(e)優(yōu)化后器件的肖特基勢(shì)壘高度（SBH）提取結(jié)果。

圖3.優(yōu)化后的自對(duì)準(zhǔn)MoS? TG-FET的結(jié)構(gòu)及亞微米溝道長(zhǎng)度的電學(xué)性能。(a)溝道長(zhǎng)度約為200 nm的自對(duì)準(zhǔn)MoS? TG-FET的光學(xué)圖像及SEM嵌套圖像。(b)優(yōu)化后的自對(duì)準(zhǔn)MoS? TG-FET接觸區(qū)的STEM圖像，溝道長(zhǎng)度約為200 nm。(c)優(yōu)化后的自對(duì)準(zhǔn)MoS? TG-FET接觸區(qū)的EDS圖像，溝道長(zhǎng)度約為200 nm。(d)溝道長(zhǎng)度約為200 nm的MoS? TG-FET的轉(zhuǎn)移曲線，DIBL（d，嵌圖）及(e)輸出曲線。(f)通過(guò)模擬得到的溝道長(zhǎng)度為100 nm的自對(duì)準(zhǔn)MoS? TG-FET的轉(zhuǎn)移曲線及(g)輸出曲線。

圖4.基于優(yōu)化后的自對(duì)準(zhǔn)MoS? TG-FET的電路光學(xué)圖像及邏輯功能。(a)反相器的光學(xué)圖像及(b)電路圖。(c)反相器在VDD從1 V至3 V時(shí)的電壓轉(zhuǎn)移特性及(d)相應(yīng)的電壓增益。(e)基于自對(duì)準(zhǔn)MoS? TG-FET的NAND邏輯電路的光學(xué)圖像及(f)NAND邏輯的動(dòng)態(tài)響應(yīng)。(g)基于自對(duì)準(zhǔn)MoS? TG-FET的NOR邏輯電路的光學(xué)圖像及(h)NOR邏輯的動(dòng)態(tài)響應(yīng)。

【結(jié)論】

綜上所述，復(fù)旦大學(xué)相關(guān)研究團(tuán)隊(duì)通過(guò)創(chuàng)新的自對(duì)準(zhǔn)技術(shù)，成功制備了高性能、可擴(kuò)展的晶圓級(jí)MoS? TG-FET陣列，有效解決了傳統(tǒng)自對(duì)準(zhǔn)工藝在二維半導(dǎo)體器件制備中的難題。